I ricercatori del centro belga di ricerca sui semiconduttori imec hanno introdotto un’architettura di memoria ibrida NAND-DRAM, secondo quanto riferito la prima implementazione tridimensionale (3D) della tecnologia CCD (dispositivo ad accoppiamento di carica) progettata per applicazioni di memoria. Questo sviluppo mira ad affrontare l’attuale muro di memoria nell’elaborazione dell’intelligenza artificiale (AI), dove le unità di elaborazione come GPU e acceleratori devono affrontare ritardi dovuti alla larghezza di banda della memoria e all’efficienza energetica inadeguate.
La nuova architettura unisce la velocità e la riscrivibilità della DRAM con la densità e l’efficienza tipicamente associate allo storage NAND. Storicamente, la tecnologia CCD è stata utilizzata nelle fotocamere digitali, nelle apparecchiature video e nell’imaging scientifico, ma l’innovazione di imec la ripropone per funzioni di memoria avanzate.
L’architettura CCD 3D consente l’impilamento verticale delle celle di memoria, a differenza della DRAM convenzionale, che dispone le celle su un piano piatto. Questa disposizione verticale riduce i costi di produzione e le perdite, superando le limitazioni precedentemente riscontrate con la tecnologia DRAM. Il progetto incorpora ossido di indio gallio zinco (IGZO) in sostituzione del silicio, promettendo una riduzione delle perdite e una migliore conservazione dei dati nel processo.
Imec ha dimostrato velocità di trasferimento della carica superiori a 4 MHz con il suo prototipo, anche se attualmente utilizza un numero limitato di strati impilati. L’architettura ha un potenziale di scalabilità simile alla tecnologia NAND, dove i chip commerciali esistenti superano i 200 strati di stacking.
Secondo Maarten Rosmeulen, Direttore del programma per la memoria di archiviazione presso imec, il design dell’architettura consente l’accesso ai dati a livello di blocco in contrasto con la natura indirizzabile in byte della DRAM tradizionale, rendendola più adatta ai moderni carichi di lavoro di intelligenza artificiale. Rosmeulen ha affermato che il nuovo dispositivo può fungere da memoria buffer integrata in un’architettura di stringhe NAND Flash 3D, ottimizzando il rapporto costo-efficacia e la densità di bit.
Si prevede che l’architettura ibrida garantirà una migliore resistenza e un’usura ridotta, il che potrebbe rivelarsi utile per l’addestramento dell’intelligenza artificiale e le attività di inferenza in futuro. Imec ha in programma di posizionare l’architettura come un dispositivo Compute Express Link (CXL) Type-3, facilitando le connessioni tra GPU, CPU e acceleratori, un fattore importante poiché i modelli di intelligenza artificiale si espandono oltre le capacità delle risorse GPU locali.
Sebbene il prototipo presenti progressi significativi, imec riconosce diverse sfide, tra cui il comportamento termico, il ridimensionamento del numero di strati e l’integrazione pratica nei sistemi esistenti. Se questi ostacoli verranno superati con successo, l’architettura ibrida potrebbe contribuire a ridurre i costi sostanziali associati alla DRAM nell’infrastruttura AI.
